close
ARM處理器的暫存器
ARM處理器共有37個暫存器。其中包括︰
31個通用暫存器，包括程式計數器（PC）在內。這些暫存器都是32位暫存器。
6個狀態暫存器。這些暫存器都是32位暫存器。
ARM處理器共有7種不同的處理器模式，每一種模式中都有一組相應的暫存器組。在任何時刻，可見的暫存器包括15個通用暫存器（R0-R14）,一個或兩個狀態暫存器及程式計數器（PC）。在所有的暫存器中，有些是各模式公用一個物理暫存器，有一些暫存器各模式擁有自己獨立的物理暫存器。
****************************************************
通用暫存器
***************************************************8
通用暫存器分為以下三類︰備份暫存器、未備份暫存器、程式計數器PC
未備份暫存器
未備份暫存器包括R0-R7。對於每一個未備份暫存器來說，所有處理器模式下都是使用同一個物理暫存器。未備份暫存器沒有被系統用於特別的用途，任何可採用通用暫存器的場合都可以使用未備份暫存器。
備份暫存器
對於R8-R12備份暫存器來說，每個暫存器對應兩個不同的物理暫存器。系統為將備份暫存器用於任何的特殊用途，但是當中斷處理非常簡單，僅僅使用R8-R14暫存器時，FIQ處理程式可以不必執行儲存和恢復中斷現場的指令，從而可以使中斷處理非常迅速。
對於R13,R14備份暫存器來說，每個暫存器對應六個不同的物理暫存器，其中的一個是系統模式和用戶模式共用的；另外的五個對應於其他的五種處理器模式。採用下面的記號來區分各個物理暫存器︰
R13_<MODE>
其中MODE可以是下面幾種模式之一︰usr,svc,abt,und,irq,fiq
程式計數器PC
可以作為一般的通用暫存器使用，但有一些指令在使用R15時有一些限制。由於ARM採用了流水線處理器機製，當正確讀取了PC的值時，該值為當前指令位址值加上8個位元組。也就是說，對於ARM指令集來說，PC指向當前指令的下兩條指令的位址。由於ARM指令是字對齊的，PC值的第0位和第一位總為0。
需要注意的是，當使用str/stm儲存R15時，儲存的可能是當前指令位址值加8個位元組，也可能儲存的是當前指令位址值加12個位元組。到底哪種模式取決於晶片的具體設計。對於用戶來說，盡量避免使用STR/STM指令來儲存R15的值。
當成功的向R15寫入一個數值時，程式將跳轉到該位址執行。由於ARM指令是字對齊的，寫入R15的值應滿足bits[1:0]為0b00，具體要求arm個版本有所不同︰
對於arm3以及更低的版本，寫入R15的位址值bits[1:0]被忽略，即寫入r15的位址值將與0xFFFF FFFC做與操作。
對於ARM4以及更高的版本，程式必須保證寫入R15的位址值bits[1:0]為0b00，否則將產生不可預知的後果。
對於Thumb指令集來說，指令是班子對齊的，處理器將忽略bit[0]。
程式狀態暫存器
CPSR(當前程式狀態暫存器)在任何處理器模式下被訪問。它包含了條件標誌位、中斷禁止位、當前處理器模式標誌以及其他的一些控制和狀態位。每一種處理器
模式下都有一個專用的物理狀態暫存器，稱為SPSR（備份程式狀態暫存器）。當特定的異常中斷發生時，這個暫存器用於存放當前程式狀態暫存器的內容。在異常中斷退出時，可以用SPSR來恢復CPSR。由於用戶模式和系統模式不是異常中斷模式，所以他沒有SPSR。當用戶在用戶模式或系統模式訪問SPSR，將產生不可預知的後果。
CPSR格式如下所示。SPSR和CPSR格式相同。
31 30 29 28 27 26 7 6 5 4 3 2 1 0
N Z C V Q DNM(RAZ) I F T M4 M3 M2 M1 M0
***條件標誌位***
N——本位設定成當前指令運算結果的bit[31]的值。當兩個表示的有符號整數運算時，n=1表示運算結果為負數，n=0表示結果為正書或零。
z——z=1表示運算的結果為零；z=0表示運算的結果不為零。對於CMP指令，Z=1表示進行比較的兩個數大小相等。
C——下面分四種情況討論C的設定方法︰
在加法指令中（包括比較指令CMP），當結果產生了進位,則C=1,表示無符號運算發生上溢出；其他情況C=0。
在減法指令中（包括減法指令CMP），當運算中發生錯位，則C=0，表示無符號運算數發生下溢出；其他情況下C=1。
對於包含移位操作的非加鹼運算指令，C中包含最後一次溢出的的位的數值
對於其他非加減運算指令，C位的值通常不受影響
V——對於加減運算指令，當操作數和運算結果為二進製的補碼表示的帶符號數時，V=1表示符號為溢出；通常其他指令不影響V位。
***Q標識位***
在ARM V5的E系列處理器中，CPSR的bit[27]稱為q標識位，主要用於指示增強的dsp指令是否發生了溢出。同樣的spsr的bit[27]位也稱為q標識位，用於在異常中
斷發生時儲存和恢復CPSR中的Q標識位。
在ARM V5以前的版本及ARM V5的非E系列的處理器中，Q標識位沒有被定義。
***CPSR中的控制位***
CPSR的低八位I、F、T、M[4:0]統稱為控制位。當異常中斷發生時這些位發生變化。在特權級的處理器模式下，軟體可以修改這些控制位。
**中斷禁止位︰當I=1時禁止IRQ中斷，當F=1時禁止FIQ中斷
**T控制位︰T控制位用於控制指令執行的狀態，即說明本指令是ARM指令還是Thumb指令。對於ARM V4以更高版本的T系列ARM處理器，T控制位含義如下︰
T=0表示執行ARM指令
T=1表示執行Thumb指令
對於ARM V5以及更高版本的非T系列處理器，T控制位的含義如下
T=0表示執行ARM指令
T=1表示強製下一條執行的指令產生未定指令中斷
***M控制位***
M控制位控制處理器模式，具體含義如下︰
M[4:0] 處理器模式 可訪問的暫存器
ob10000 user pc,r14~r0,CPSR
0b10001 FIQ PC,R14_FIQ-R8_FIQ,R7~R0,CPSR,SPSR_FIQ
0b10010 IRQ PC,R14_IRQ-R13_IRQ,R12~R0,CPSR,SPSR_IRQ
0B10011 SUPERVISOR PC,R14_SVC-R13_SVC,R12~R0,CPSR,SPSR_SVC
0b10111 ABORT PC,R14_ABT-R13_ABT,R12~R0,CPSR,SPSR_ABT
0b11011 UNDEFINEED PC,R14_UND-R8_UND,R12~R0,CPSR,SPSR_UND
0b11111 SYSTEM PC,R14-R0,CPSR(ARM V4以及更高版本）
***CPSR中的其他位***
這些位用於將來擴展。應用軟體不要操作這些位。
在ARM體系中通常有以下3種模式控制程式的執行流程︰
**在正常執行過程中，每執行一條ARM指令，程式計數器(PC)的值加4個位元組；每執行一條Thumb指令，程式計數器暫存器(PC)加2個位元組。整個過程是按順序執行。
**跳轉指令，程式可以跳轉到特定的位址標號處執行，或者跳轉到特定的次程序處執行。其中,B指令用於執行跳轉操作；BL指令在執行跳轉操作同時，儲存次程序的返回位址；BX指令在執行跳轉操作同時，根據目標位址為可以將程式切換到Thumb狀態；BLX指令執行3個操作，跳轉到目標位址處執行，儲存次程序的返回位址，根據目標位址為可以將程式切換到Thumb狀態。
**當異常中斷發生時，系統執行完當前指令後，將跳轉到相應的異常中斷處理程式處執行。當異常中斷處理程式執行完成後，程式返回到發生中斷指令的下條指令處執行。在進入異常中斷處理程式時，要儲存被中斷程式的執行現場，從異常中斷處理程式退出時，要恢復被中斷程式的執行現場。
ARM處理器共有37個暫存器。其中包括︰
31個通用暫存器，包括程式計數器（PC）在內。這些暫存器都是32位暫存器。
6個狀態暫存器。這些暫存器都是32位暫存器。
ARM處理器共有7種不同的處理器模式，每一種模式中都有一組相應的暫存器組。在任何時刻，可見的暫存器包括15個通用暫存器（R0-R14）,一個或兩個狀態暫存器及程式計數器（PC）。在所有的暫存器中，有些是各模式公用一個物理暫存器，有一些暫存器各模式擁有自己獨立的物理暫存器。
****************************************************
通用暫存器
***************************************************8
通用暫存器分為以下三類︰備份暫存器、未備份暫存器、程式計數器PC
未備份暫存器
未備份暫存器包括R0-R7。對於每一個未備份暫存器來說，所有處理器模式下都是使用同一個物理暫存器。未備份暫存器沒有被系統用於特別的用途，任何可採用通用暫存器的場合都可以使用未備份暫存器。
備份暫存器
對於R8-R12備份暫存器來說，每個暫存器對應兩個不同的物理暫存器。系統為將備份暫存器用於任何的特殊用途，但是當中斷處理非常簡單，僅僅使用R8-R14暫存器時，FIQ處理程式可以不必執行儲存和恢復中斷現場的指令，從而可以使中斷處理非常迅速。
對於R13,R14備份暫存器來說，每個暫存器對應六個不同的物理暫存器，其中的一個是系統模式和用戶模式共用的；另外的五個對應於其他的五種處理器模式。採用下面的記號來區分各個物理暫存器︰
R13_<MODE>
其中MODE可以是下面幾種模式之一︰usr,svc,abt,und,irq,fiq
程式計數器PC
可以作為一般的通用暫存器使用，但有一些指令在使用R15時有一些限制。由於ARM採用了流水線處理器機製，當正確讀取了PC的值時，該值為當前指令位址值加上8個位元組。也就是說，對於ARM指令集來說，PC指向當前指令的下兩條指令的位址。由於ARM指令是字對齊的，PC值的第0位和第一位總為0。
需要注意的是，當使用str/stm儲存R15時，儲存的可能是當前指令位址值加8個位元組，也可能儲存的是當前指令位址值加12個位元組。到底哪種模式取決於晶片的具體設計。對於用戶來說，盡量避免使用STR/STM指令來儲存R15的值。
當成功的向R15寫入一個數值時，程式將跳轉到該位址執行。由於ARM指令是字對齊的，寫入R15的值應滿足bits[1:0]為0b00，具體要求arm個版本有所不同︰
對於arm3以及更低的版本，寫入R15的位址值bits[1:0]被忽略，即寫入r15的位址值將與0xFFFF FFFC做與操作。
對於ARM4以及更高的版本，程式必須保證寫入R15的位址值bits[1:0]為0b00，否則將產生不可預知的後果。
對於Thumb指令集來說，指令是班子對齊的，處理器將忽略bit[0]。
程式狀態暫存器
CPSR(當前程式狀態暫存器)在任何處理器模式下被訪問。它包含了條件標誌位、中斷禁止位、當前處理器模式標誌以及其他的一些控制和狀態位。每一種處理器
模式下都有一個專用的物理狀態暫存器，稱為SPSR（備份程式狀態暫存器）。當特定的異常中斷發生時，這個暫存器用於存放當前程式狀態暫存器的內容。在異常中斷退出時，可以用SPSR來恢復CPSR。由於用戶模式和系統模式不是異常中斷模式，所以他沒有SPSR。當用戶在用戶模式或系統模式訪問SPSR，將產生不可預知的後果。
CPSR格式如下所示。SPSR和CPSR格式相同。
31 30 29 28 27 26 7 6 5 4 3 2 1 0
N Z C V Q DNM(RAZ) I F T M4 M3 M2 M1 M0
***條件標誌位***
N——本位設定成當前指令運算結果的bit[31]的值。當兩個表示的有符號整數運算時，n=1表示運算結果為負數，n=0表示結果為正書或零。
z——z=1表示運算的結果為零；z=0表示運算的結果不為零。對於CMP指令，Z=1表示進行比較的兩個數大小相等。
C——下面分四種情況討論C的設定方法︰
在加法指令中（包括比較指令CMP），當結果產生了進位,則C=1,表示無符號運算發生上溢出；其他情況C=0。
在減法指令中（包括減法指令CMP），當運算中發生錯位，則C=0，表示無符號運算數發生下溢出；其他情況下C=1。
對於包含移位操作的非加鹼運算指令，C中包含最後一次溢出的的位的數值
對於其他非加減運算指令，C位的值通常不受影響
V——對於加減運算指令，當操作數和運算結果為二進製的補碼表示的帶符號數時，V=1表示符號為溢出；通常其他指令不影響V位。
***Q標識位***
在ARM V5的E系列處理器中，CPSR的bit[27]稱為q標識位，主要用於指示增強的dsp指令是否發生了溢出。同樣的spsr的bit[27]位也稱為q標識位，用於在異常中
斷發生時儲存和恢復CPSR中的Q標識位。
在ARM V5以前的版本及ARM V5的非E系列的處理器中，Q標識位沒有被定義。
***CPSR中的控制位***
CPSR的低八位I、F、T、M[4:0]統稱為控制位。當異常中斷發生時這些位發生變化。在特權級的處理器模式下，軟體可以修改這些控制位。
**中斷禁止位︰當I=1時禁止IRQ中斷，當F=1時禁止FIQ中斷
**T控制位︰T控制位用於控制指令執行的狀態，即說明本指令是ARM指令還是Thumb指令。對於ARM V4以更高版本的T系列ARM處理器，T控制位含義如下︰
T=0表示執行ARM指令
T=1表示執行Thumb指令
對於ARM V5以及更高版本的非T系列處理器，T控制位的含義如下
T=0表示執行ARM指令
T=1表示強製下一條執行的指令產生未定指令中斷
***M控制位***
M控制位控制處理器模式，具體含義如下︰
M[4:0] 處理器模式 可訪問的暫存器
ob10000 user pc,r14~r0,CPSR
0b10001 FIQ PC,R14_FIQ-R8_FIQ,R7~R0,CPSR,SPSR_FIQ
0b10010 IRQ PC,R14_IRQ-R13_IRQ,R12~R0,CPSR,SPSR_IRQ
0B10011 SUPERVISOR PC,R14_SVC-R13_SVC,R12~R0,CPSR,SPSR_SVC
0b10111 ABORT PC,R14_ABT-R13_ABT,R12~R0,CPSR,SPSR_ABT
0b11011 UNDEFINEED PC,R14_UND-R8_UND,R12~R0,CPSR,SPSR_UND
0b11111 SYSTEM PC,R14-R0,CPSR(ARM V4以及更高版本）
***CPSR中的其他位***
這些位用於將來擴展。應用軟體不要操作這些位。
在ARM體系中通常有以下3種模式控制程式的執行流程︰
**在正常執行過程中，每執行一條ARM指令，程式計數器(PC)的值加4個位元組；每執行一條Thumb指令，程式計數器暫存器(PC)加2個位元組。整個過程是按順序執行。
**跳轉指令，程式可以跳轉到特定的位址標號處執行，或者跳轉到特定的次程序處執行。其中,B指令用於執行跳轉操作；BL指令在執行跳轉操作同時，儲存次程序的返回位址；BX指令在執行跳轉操作同時，根據目標位址為可以將程式切換到Thumb狀態；BLX指令執行3個操作，跳轉到目標位址處執行，儲存次程序的返回位址，根據目標位址為可以將程式切換到Thumb狀態。
**當異常中斷發生時，系統執行完當前指令後，將跳轉到相應的異常中斷處理程式處執行。當異常中斷處理程式執行完成後，程式返回到發生中斷指令的下條指令處執行。在進入異常中斷處理程式時，要儲存被中斷程式的執行現場，從異常中斷處理程式退出時，要恢復被中斷程式的執行現場。
全站熱搜
留言列表
程式語言 (17)
