立你斯學習記錄

Serdes

簡介

隨著電子行業技術的發展，特別是在傳輸介面的發展上，IEEE1284被 USB 介面取代，PATA被 SATA 取代，PCI被 PCI-Express 所取代，無一都證明了傳統平行介面的速度已經達到一個瓶頸了，取而代之的是速度更快的序列介面，於是原本用於光纖通信的SerDes 技術成為了為高速序列介面的主流。序列介面主要應用了差分信號傳輸技術，具有功耗低、抗干擾強，速度快的特點，理論上序列介面的最高傳輸速率可達到10Gbps 以上。

SERDES是英文SERializer(串列器)/DESerializer(解串器)的簡稱。它是一種主流的時分多工(TDM)、點對點(P2P)的串列通信技術。即在發送端多路低速並行信號被轉換成高速串列信號，經過傳輸媒體(光纜或銅線)，最後在接收端高速串列信號重新轉換成低速並行信號。這種點對點的串列通信技術充分利用傳輸媒體的通道容量，減少所需的傳輸通道和器件引腳數目，提升信號的傳送速率，從而大大降低通信成本。

serdes分類

SerDes 結構大致可以分為四類：

並行時鐘SerDes：將並行寬匯流排序列化為多個差分信號對，傳送與資料並聯的時鐘。這些SerDes比較便宜，在需要同時使用多個SerDes 的應用中，可以通過電纜或背板有效地擴展寬匯流排；

8B/10B 編碼SerDes：將每個資料位元組映射到10bit代碼，然後將其序列化為單一信號對。10位代碼是這樣定義的：為接收器時鐘恢復提供足夠的轉換，並且保證直流平衡（即發送相等數量的‘1’和‘0’）。這些屬性使8B/10BSerDes 能夠在有損耗的互連和光纖傳輸中以較少的信號失真高速運行；

嵌入式時鐘SerDes：將資料匯流排和時鐘串化為一個串列信號對。兩個時鐘位元，一高一低，在每個時鐘迴圈中內嵌串列資料流程，對每個序列化字的開始和結束成幀，因此這類SerDes也可稱為“開始-結束位元SerDes”，並且在串列流中建立定期的上升邊沿。由於有效負載夾在嵌入式時鐘位元之間，因此資料有效負載字寬度並不限定於位元組的倍數；

位交錯SerDes：將多個輸入串列流中的位元彙聚為更快的串列信號對。

SERDES技術最早應用於廣域網路(WAN)通信。國際上存在兩種廣域網路標準：一種是SONET，主要通行於北美；另一種是SDH，主要通行於歐洲。這兩種廣域網路標準制訂了不同層次的傳輸速率。萬兆(OC-192)廣域網路已在歐美開始實行，中國大陸已升級到2.5千兆(OC-48)水準。SERDES技術支援的廣域網路構成了國際互聯網路的骨幹網。

SERDES 並串列與串平行轉換器,串化器/並化器 A device that serializes output from, and deserializes input to, a business machine.

一種(信號)轉換設備,對商業電腦的輸出(信號)進行並串列(序列化)轉換,而對其輸入(信號)進行串並行(解串)轉換。SERializer/DESerializer的縮 寫。

系統的設計師們會採用串列器/解串器（SERDES）技術的高速序列介面來取代傳統的平行匯流排架構。基於SERDES的設計增加了頻寬，減少了信號數量，同時帶來了諸如減少佈線衝突、降低開關雜訊、更低的功耗和封裝成本等許多好處。而SERDES技術的主要缺點是需要非常精確、超低抖動的元件來提供用於控制高資料速率串列信號所需的參考時鐘。即使嚴格控制元件佈局，使用長度短的信號並遵循信號走線限制，這些介面的抖動餘地仍然是非常小的。

要非常精確、超低抖動的元件來提供用於控制高資料速率串列信號所需的參考時鐘。即使嚴格控制元件佈局，使用長度短的信號並遵循信號走線限制，這些介面的抖動餘地仍然是非常小的。